《集成电路版图设计》(Cadence IC Design - Virtuoso)Ver 6.10

[已通过安全检测]Linux 软件，不存在病毒
[未通过安装测试]等待下载完成
软件版权归原作者及原软件公司所有，如果你喜欢，请购买正版软件
共享服务时间:每天:8点至23点
共享服务器:Donkey Server No.2
软件名称：Cadence IC Design - Virtuoso
版本号： Ver 6.10
软件语言：英语
运行环境： Unix/Linux/Solaris
软件大小： 3.2GB
软件分类：行业软件
Virtuoso客户定制设计平台
Virtuoso定制设计平台是一套全面的系统，能够在多个工艺节点上加速定制IC的精确芯片设计。
个人消费电子和无线产品已经成为当今全球电子市场的主导力量。人们对这些设备新功能和新特色无止境的需求正推动着射频、模拟和复合信号应用设备前所未有的高速发展。要设计满足这些需求的新产品，IC设计师必须掌握精确的模拟量电压、电流、电荷，以及电阻和电容等参数值的连续比率。此时这些企业应求助于全定制设计。
全定制设计方法可在面积和功耗最小化的同时令性能最大化。但它需要一批有着极高技能水平的特定的工程师投入巨大的手工劳力。此外，定制模拟电路对于物理效应非常敏感，这在新的纳米工艺节点上进一步得以激化。为了简化设计定制IC的工艺，并将其集成到最终产品中，半导体和系统公司需要精密的软件和流程方法满足快速上市和快速量产的目标。Cadence Virtuoso定制设计平台为定制模拟、射频和混合信号IC提供了极其迅速而精确的设计方式。
基于通用数据库的综合产品满足了各个工艺节点的复杂设计需求。
自动化约束管理有助于将整个流程以及分散分部的设计链控制在设计意图之内。
高速、全面的模拟引擎能够实现约束精炼。
新的整体布局工具让设计团队可以在设计实现之前尝试多种设计架构。
新的版图技术和搭配DFM提供了尽可能最好、最独特的定制芯片。
VIRTUOSO定制设计平台 L
Cadence Virtuoso 定制设计平台的L配置为完整的前端到后端模拟、射频、混合信号和定制数字设计提供了业界领先的设计系统的卓越性能。此外，新功能和改良让设计师可以进行快速精确的芯片设计即便是在新的、较小的工艺节点上。它包含了为设计输入准备的Virtuoso原理图编辑器L、为全面模拟和设计分析提供的 Virtuoso模拟设计环境L，以及为快速物理布图提供的Virtuoso布图套件L。
优点
通过从前端到后端以及从后端到前端设计的统一化设计环境减短了上手时间。
轻松直观地呈现大型的复杂设计。
设计输入、视觉呈现、调用和控制方面的速度提升。
使用多种内置的模拟分析工具加速调试过程。
通过直观易用的视觉化工具迅速侦测电路问题。
提高生产力和设计质量[
VIRTUOSO定制设计平台 XL
Virtuoso 设计平台XL系列产品在Virtuoso L平台的基础上进行拓展，为终端用户提供了更高级别的设计辅助并且这一切都是在单一的完整环境之内。
Virtuoso原理图编辑器XL通过添加助手提供了更广的功能，使普通任务比Virtuoso平台L的方法速度快了5倍。
Virtuoso模拟设计环境XL是为Virtuoso平台准备的高级设计与模拟环境。它支持针对特定目标的多种设计的广泛摸索，在迅速和精确设计验证方面设立了标准。
Virtuoso布图套件XL是Virtuoso平台的高端定制模块制作物理布图工具。它支持设备、单元和模块级别的定制数字、混合信号和模拟设计的约束和原理图为导向的物理实现。
优点：
使用层次编辑器对大型复杂设计轻松进行视觉化呈现。
使用内置的设计和语言规则检查尽早发现设计问题。
快速执行命令，用户可配置快捷键和菜单。
通过维持设计与规格之间的协定，以及通过管理设计、工艺和规格变更的确认降低风险。
将设计过程视为一种IP方便设计的再利用。
通过约束与设计规则为导向的功能自动确保设计和工艺实时的准确性，以此提供生产力和设计质量。
VIRTUOSO定制设计平台 GXL
对于那些需要用尖端技术进行设计的设计师， Virtuoso 定制设计平台的GXL配置提供了最高级的功能，包括加强的物理设计功能以及改进的模拟环境。它的两个主要组成部分Virtuoso布图套件GXL和 Virtuoso模拟设计环境GXL改进了模拟分析和高级芯片完成
作为Virtuoso平台的高端定制模块制造物理布图工具，Virtuoso布图套件GXL支持设备、单元和模块级别的定制数字、混合信号与模拟设计。这些加速功能提供了高级的自动化能力，加速了定制模块制造。另外包含的功能还有设备生成与编辑、模块整体布局、自动器件放置和交互式布线。
Virtuoso模拟设计环境GXL有助于提高设计的成品率，设计者还可以使用与Cadence Allegro平台同样高级的GIC环境，用于进行系统级封装（SiP）设计。
优点
通过连通性为导向的功能和流程、原理图或网表加速模块制造，并通过生成即保证准确的LVS改正版图，减少验证的反复性。
通过约束和设计规则为导向的功能自动保证设计和工艺的即时矫正，提高生产力和设计质量。
使用新的菜单驱动式QuickCell功能或标准的SKILL可编程参数化单元，简化及优化设备的生成。
通过定制的整体布局、自动器件放置和高级的交互式布线功能，实现大型模块设计高效地芯片规划、器件放置和布线
让模拟设计团队的生产力比手动方法快10倍。
为满足新的性能规格、进行设计再利用、技术移植和ECO提供特别支持。
高级的最优化算法提高设计中心和成品率。
=====================================================
软件相关网站：
http://www.cadence.com.cn/fecn/product_virtuoso.php
特别说明：
这个软件目前的源较少，希望大家一起加油下载哦。
下面介绍一下Cadence 软件的组成：
(1)关于Base,ISRs,QSRs, MSRs, and USRs的区别
Base+版本号 为Cadence某一时期发布的最基本的一个release，不包括补丁。
ISRs,QSRs, MSRs, and USRs都是补丁包
ISRs (Intermediate Software Release)是还在测试中的升级补丁包。
QSR (Quarterly Software Release) ，2003年以前Cadence都是按季度推出补丁包的，现在已被USR替代。
MSR (Monthly Software Realease).
USR (Update Software Release)是Cadence经过完整测试的升级包，是稳定版本。USR is a fully tested Q/A release
(2)安装方法：
目前由于还没下载好，这里推荐大家使用Debian系统，关键是Debian完全免费，调整起来也较为顺手。现在大家加把油，尽快把软件下好。。（光缆断了真是麻烦呀。。。）等下好后，我第一时间把我的安装过程分享给大家。
运行时的截图：